LinuxDays 2024

Pro praktickou výuku procesorových systémů jsme zkombinovali kity s procesory ESP32-C6 a dvoukolové podvozky ve stylu MBot platformy doplněné o stejnosměrné motory s inkrementálními snímači a další senzory, budiči a dalšími periferiemi. Robůtci a jejich programování studenty z programu https://spacemaster.eu/ za polárním kruhem zaujali.

Se sice sice starším ESP32-C3 jsme pak testovali možnosti vývojové desky ICE-V Wireless, která procesorový kit doplňuje o malý programovatelný obvod (FPGA iCE-40). Návrh logické části je možný s plně otevřeným řetězcem YosysHQ. Pro otestování možností byl již zvolený návrh řízení třífázového PMSM motoru a to jak s využitím knihovny PXMC v jazyce C tak s využitím modelového návrhu v prostředí pysimCoder. Diplomová práce pana Janouška pak dokumentuje jak navržený ovladač pro konfiguraci iCE-40 (již zahrnutý v NuttX mainline), tak dosažené výsledky s řízením motorů (ice-v-pmsm).

Současné procesory dokončují i 8 instrukcí v jednom hodinovém cyklu. Přitom v běžných aplikacích je často již každá pátá instrukce skoková a přítup do vnější paměti odpovídá době vykonání až 1000 instrukcí sekvenčně. Mnoho řeší cache paměti, ale i tak skok bez predikce nebo chybná predikce znamená ztrátu okolo 30 hodinových cyklů, tedy potenciálu pro vykonání sekvenčních 100 až 300 instrukcí (podle hloubky pipeline a šířky dekodéru a cest - 4 klasický Intel/AMD, 6 jejich trace cache, 8 M1). Základní principy predikce skoků budou vysvětlené s využitím 6 přednášky z předmětu B35APO a demonstrované na simulátoru QtRvSim, který byl aktuálně o vizualizaci principu predikce rozšířený prací Jiřího Štefana. Dále se podíváme jakým směrem se predikce skoků vyvíjí v aktuálních procesorech a jaká úskalí v oblasti bezpečnosti optimalizace a kompromisy v návrhu HW mohou přinášet a jak je možné procesorům ulehčit ze strany programátorů až po eliminaci většiny vstupními/nepredikovatelnými daty podmíněných skoků v programech.