Pavel Píša
He studied cybernetics and robotics at CTU FEE, where he currently teaches and works on projects using GNU/Linux and other processor technologies. He participates in design of firmware and electronics of laboratory and medical devices and precise servo control at PiKRON.com company. He provides consultations to more companies in the field as well.
- projects positions: https://openhub.net/accounts/ppisa/positions
- knowledge base for students, enthusiasts and professionals: https://gitlab.fel.cvut.cz/otrees/org/-/wikis/knowbase
Přednášky
Přehled období sdílení a rozvoje a období zavírání a maximalizace kontroly s hlavním zaměřením na vznik a rozvoj všeobecně přijatých konceptů operačního systému, kterým navrhl Richard Matthew Stallman jméno POSIX a Linus Torvalds implementaci jádra, která obsadila beze zbytku ne jen TOP500 superpočítačů, ale zajišťuje i běh mnoha malých systémů od sekaček trávy, přes více jak polovinu mobilních telefonů až po helikoptéru na Marsu.
Protokol uLAN byl původně v devadesátých letech navržený pro sběr dat a řízení laboratorních přístrojů - HPLC chromatografů. Požadavek byla plnohodnotná multi-master komunikace s deterministickým přístupem na médium realizovatelná na tehdejším dostupném hardware, sériovém portu PC počítačů (pod DOSem) a dostupných osmibitových mikrokontrolérech Intel 8051 z assembleru. K arbitraci přístupu byl použitý podobný princip dominant-recessive signálů jako u sběrnice CAN, přitom vlastní data se přenáší na vyšší frekvenci než bity v arbitrační fázi (15 let před CAN FD), v diferenčním režimu push-pull (25 let před CAN XL) a do délky 2kB (25 let před CAN XL).
Protokol našel díky spolehlivosti a otevřenému návrhu uplatnění v zemědělství i domovní automatizaci. Aktuální verze driveru podporuje Linux kernel, Windows, NuttX a embedded zařízení bez operačního systému.
V příspěvku bude představen jak vlastní návrh a cesta k němu tak i přístoje v moha případech s otevřeným návrhem HW a souvisejících aplikací. Po přednášce si bude možné i s zařízeními vyzkoušet objektovou komunikaci s plnou automatickou introspekcí a konfigurovatelností datových kanálů pro procesní zprávy.
Výukový VHDL model RISC-V procesoru odpovídající simulátoru QtRvSim, spustitelný v logickém simulátoru GHDL i na FPGA hardware (Zynq, iCE40).